LU-DIP-b

From DiLab

Jump to: navigation, search

Ievads digitālajā projektēšanā (DIP)

LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.


Darbu iesniegšana un vērtēšana

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski.

  • Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
  • e-pasta Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
  • Iesniegto failu vārdam arī jābūt līdzīga formātā, bet ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
  • Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
  • Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par:
    • 50% pirmo septiņu dienu laikā pēc termiņa, un
    • 50% plus 10% par katru nokavēto dienu septiņas vai vairāk dienas pēc termiņa.


Kalendārs

Nedēļas datumi Kursa saturs
29.08.2016

- 02.09.2016

Reģistrācijas nedēļa
09.09.2016 Ievadlekcija. Digitālās projektēšanas process.

Praktiskais darbs PD1.

Mājas darbs MD1

16.09.2016 Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.

Praktiskais darbs PD2.

Mājas darbs MD2

23.09.2016 Trigeri. Pulkstenis.

Praktiskais darbs PD3.

Mājas darbs MD3

30.09.2016 CPU. DataPath. ALU.

Praktiskais darbs PD4.

Mājas darbs MD4

07.10.2016 CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.

Praktiskais darbs PD5.

Kursa projekts KP1

14.10.2016 Aparatūras apraksta valodas. Verilog.

CPU. DataPath (turpinājums). Zarošanās. Kontrole. Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.

21.10.2016 Verilog (turpinājums). Galīgs Stāvokļu Automāts (FSM)

CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.

Praktiskajos darbos veidojam VGA kontroleri [1]

28.10.2016 Atmiņa. Fiziskās realizācijas varianti.

Kursa projekts KP2

04.11.2016 Vientakts Procesors.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

11.11.2016 Vidus semestra kontroldarbs

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

18.11.2016 Aparatūras apraksta valodas. VHDL.

Kursa projekts KP2

25.11.2016 Kopnes, saskarnes, to iedalījums.

Integrálo mikroshému kopnes. Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

02.12.2016 Daudztaktu procesors.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University)

09.12.2016 Daudztaktu procesors (nobeigums).

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)

16.12.2016 FPGA.

Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.

How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University)

23.12.2016

- 01.01.2017

Ziemassvētku un Jaungada brīvdienas
xx.01.2017,

xx.01.2017

Konsultācijas
xx.01.2017 xx:xx: Gala eksāmena kontroldarbs
xx.01.2017 xx:xx: Projektu prezentācijas - kursa noslēgums

Praktiskie darbi (PD)

Mājas darbi (MD)

Kursa projekti (KP)

Literatūra


Digital design textbooks @ Digilent Inc.

Saites

Xilinx produkti (FPGA čipi)

Xilinx attīstītajrīki

DiLab ir pieejami sekojoši Xilinx (Digilent) attīstītajrīki:


Xilinx ISE WebPACK (14.7)

Papildus:

Xilinx ISE WebPACK (12.2)

Video applications using FPGA

HDL tutorials

IP cores priekš FPGA


Ieteikumi prezentāciju veidošanā

Atsauksmes par kursu


Citi kursi un saites

Domu graudi

FPGA pielietojumi

Personal tools