Difference between revisions of "LU-DIP-b12"
(New page: {{LUDFKurss|Ievads digitālajā projektēšanā|DIP|DatZ3074|2DAT3255}} * Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo * Vēstkopa: lu-dip-b@googlegroups.com . Lai pievienotos ziņu kopai...) |
(No difference)
|
Revision as of 01:51, 5 September 2012
Ievads digitālajā projektēšanā (DIP)
LU DF bakalaura studiju kurss DatZ3074, meklēt eStudijās.
- Pasniedzēji: Rinalds Ruskuls, Leo Seļāvo
- Vēstkopa: lu-dip-b@googlegroups.com . Lai pievienotos ziņu kopai, lūdzu sūtīt e-pastu pasniedzējam.
Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.
- Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
- Ja darbs iesniedzams e-pastā, tad Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
- Iesniegto failu vārdam jābūt sekojošā formātā, ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
- Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
- Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
- Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.
Kalendārs
Nedēļas datumi | Kursa saturs |
---|---|
27.08.2012
- 02.09.2012 |
Reģistrācijas nedēļa |
07.09.2012 | Ievadlekcija. Digitālās projektēšanas process.
Praktiskais darbs PD1. Mājas darbs MD1 |
14.09.2012 | Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.
Praktiskais darbs PD2. Mājas darbs MD2 |
21.09.2012 | Trigeri. Pulkstenis.
Praktiskais darbs PD3. Mājas darbs MD3 |
28.09.2012 | CPU. DataPath. ALU.
Praktiskais darbs PD4. Mājas darbs MD4 |
xx.10.2012 | CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.
Praktiskais darbs PD5. Kursa projekts KP1 |
xx.10.2012 | CPU. DataPath (turpinājums). Zarošanās. Kontrole.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP1. |
xx.10.2012 | CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP1. |
xx.10.2012 | DLX procesors un instrukcijas.
Kursa projekts KP2 |
xx.11.2012 | Vidus semestra kontroldarbs
Praktiskajos darbos turpinām strādāt pie kursa projekta KP2. |
xx.11.2012 | Aparatūras apraksta valodas. Verilog.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP2. |
13.11.2012 | Aparatūras apraksta valodas. VHDL.
Kursa projekts KP3 |
xx.11.2012 | Atmiņa. Fiziskās realizācijas varianti.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. |
xx.12.2012 | Daudztaktu procesors.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University) |
xx.12.2012 | Daudztaktu procesors (nobeigums).
Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center) |
xx.12.2012 | FPGA.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University) |
24.12.2012
- 01.01.2013 |
Ziemassvētku un Jaungada brīvdienas |
xx.01.2013,
xx.01.2013 |
Konsultācijas |
xx.01.2013 | xx:xx: Gala eksāmena kontroldarbs |
xx.01.2013 | xx:xx: Projektu prezentācijas - kursa noslēgums |
Praktiskie darbi (PD)
Mājas darbi (MD)
Kursa projekti (KP)
Literatūra
- Computer organization and design: the hardware/software interface
- Computer Organization & Design The Hardware/Software Interface, 2nd Edition PPT 5.89MB (lekciju slaidi no National Chiao Tung University)
- Computer Organization & Design The Hardware/Software Interface, 3nd Edition PPT 1.86MB (lekciju slaidi no National Chiao Tung University)
Saites
Digital design textbooks @ Digilent Inc.
- Introduction to Digital Design - Verilog Edition PDF 5.81MB
- Introduction to Digital Design - VHDL Edition PDF 6.68MB
- Real Digital - A hands-on approach to digital design
- Module 1: Introduction to Electronic Circuits PDF 465.54KB
- Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
- Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
- Module 4: Logic Minimization PDF 353.07KB
- Module 5: Introduction to VHDL PDF 197.37KB
- Module 6: Combinational Circuit Blocks PDF 244.46KB
- Module 7: Combinational Arithmetic Circuits PDF 361.00KB
- Module 8: Signal Propagation Delays PDF 126.77KB
- Module 9: Basic Memory Circuits PDF 232.41KB
- Module 10: The Structural Design of Sequential Circuits PDF 245.58KB
Xilinx ISE WebPACK 12.2
- Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)
- Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)
- ISE In-Depth Tutorial PDF 5.04MB
- ISE Design Suite: Logic Edition – A Quick Tour WMV 47.50MB
- ISim User Guide PDF 1.96MB
- How to Use the ISE Simulator (ISim) WMV 40.90MB
Xilinx Spartan-3E
- Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
- Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
- Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB
Video applications using FPGA
HDL tutorials
- Verilog Tutorial I (10 pages) PDF 69.58KB
- Verilog Tutorial II (227 pages) PDF 876.25KB
- VHDL Tutorial I (15 pages)
- VHDL Tutorial II (84 pages) PDF 391.95KB
Atsauksmes par kursu