LU-DIP-m

Īsceļi: Kalendārs | Video | PD | MD | Resursi Šodiena: 27.11.20 (ja ir lekcija)

Digitālā projektēšana [M] (DIP)

LU DF maģistru un doktorantu studiju kurss DatZ7014, meklēt eStudijās.

Par kursu

Kursa mērķi ir iepazīstināt ar digitālo iekārtu projektēšanas aspektiem, darba plūsmu, problēmām un risinājumiem. Kursa ietvaros tiek apskatīti digitālu iekārtu un datoru arhitektūras pamata un arī sarežģītākas pakāpes elementi. Kursā studenti izstrādā praktiskos darbus un kursa projektu, kura rezultāts ir digitāla iekarta, piemēram procesors, mini dators, grafikas kontrolieris, kalkulators, paralēlas attēlu apstrādes iekārta un citas iekārtas.

Kursa sākumā jāpiesakās attiecīgajai google-grupai, lai varētu sekot kursa aktualitātēm un piedalīties (neklātienes) diskusijās.

Administratīvā informācija

• Pasniedzējs: Leo Seļāvo (epasts: vards.uzvards @ gmail.com)

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

• Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
• Iesniegto failu vārdam jābūt sekojošā formātā, ar _svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
• Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
• Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
• Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.

Kalendārs

Datums	Tēma, saturs	Uzdevumi
06.02.20	Ievads kursā Digitālas iekārtas vispārējā arhitektūra un uzbūve. Digitālā projektēšana, ievads, darba plūsma. Map, place, route. ""Timing back annotation"".
13.02.20	Digitālo iekārtu pamatelementi Digitālo iekārtu pamatelementi, tranzistors, invertors, NAND un NOR elementi no tranzistoriem, to loģiskā uzbūve un īpašības. Loģiskie elementi, minimālā kopa. Pāreja no loģiskajām izteiksmēm un tabulām uz realizāciju ar loģiskajiem elementiem. Kombinētie loģiskie elementi. Dešifrators, multipleksors, frekvences dalītājs un citi elementi. Atmiņas elementi, RS un D trigeris.	Pasludināts praktiskais darbs PD1.
20.02.20	Aparatūru aprakstošas valodas Aparatūru aprakstošas valodas (HDL), Verilog. Valodas elementi simulācijai un sintēzei. Uzvedības un struktūras apraksts. Moduļi. Datu tipi, signāli un reģistri. Verilog tutorial no UMD. Verilog tutorial no ASIC world. Verilog lekcijas slaidi no CMU.	Pasludināts mājas darbs MD1.
27.02.20	Reģistri. Galīgie automāti. Reģistri un uz tiem bāzētas iekārtas. Bīdes reģistri. Skaitītāji. RS un D trigeri. Uzstādīšanas un noturēšanas laiku ierobežojumi. Galīgie automāti un to pielietojumi un realizācija digitālajās iekārtās. Diagrammas, tabulas attēlojums. Realizācija uz loģiskajām izteiksmēm un shēmas elementiem. Pielietojumi.
05.03.20	Procesora arhitektūra Procesora arhitektūra. Daudz-takšu un konveijera principi. Instrukciju dešifratora un skaitītāja reģistri. Reģistru fails. Aritmētiski loģiskā iekārta (ALU). Atmiņas saskarne. Instrukciju un datu kešatmiņa.	* Mājas darba MD1 termiņš. Pasludināts praktiskais darbs PD2.
12.03.20	Instrukciju kopas arhitektūra Procesora instrukciju arhitektūra. Instrukciju tipi un kodēšana. Operandi. RISC un CISC arhitektūras. DLX procesora instrukciju arhitektūra (slaidi). Salīdzinoši piemēri no ARM instrukciju kopas.
19.03.20	Laika sinhronizācija Laika sinhronizācija. Takts ģenerators. Takts signālu nobīde un sadalījuma shēmas. H-koka sadalījums. Digitāli kontrolējami pulksteņi. PLL (phase lock loop). Enerģijas patēriņš, ārējā un čipa iekšējā takts frekvence un takts sadalījuma shēmas. Diskusija par kursa projektu - (piemēram: video kontrolieris ar OpenGL atbalstu).	Praktiskais darbs #PD3 - kalkulators.
26.03.20	Risc V arhitektūra RISC-V arhitektūras procesori un instrukciju kopa. Salīdzinošais ieskats ARM instrukciju kopā.
02.04.20	' Praktiskais darbs pie projekta
16.04.20	Operatīvā atmiņa Operatīvā atmiņa, statiskā un dinamiskā. Atmiņas matricas un uzbūve. Kešatmiņas. Saskarnes starp atmiņu un citām iekārtām.
23.04.20	Programmējamās loģikas iekārtas Programmējamās loģikas iekārtas, CPLD un FPGA. FPGA uzbūve. Konfigurējami loģiskie elementi. Ievada un izvada elementi. Komunikācija, maģistrāles.
30.04.20	Metrikas Digitālas projektēšanas metrikas. Funkcionalitāte. Izmaksas, fiksētās un mainīgās. Uzticamība, izturība. Trokšņu noturība un imunitāte. Veiktspēja. Ātrums un enerģijas patēriņš. Projektēšanas laiks.
07.05.20	(Vieslekcija) FPGA pielietojumi kosmosa tehnoloģijās.
14.05.20	Projektu statusa atskaite.
21.05.20	Papildus tēmas Superskalārie procesori un to uzbūve. Paralēlu ALU izmantošanas stratēģijas.
28.05.20	Kopsavilkums
xx.06.20	Eksāmens Projektu demonstrācijas un plakāti.

Lekciju video

Lekciju videomateriāls ir pieejams Youtube. Sīkāk, pa tēmām:

• Ievads kursa pirmajai daļai.
• Digitālas sistēmas.
• Loģikas pamatelementi.
• Tranzistora uzbūve.
• Tranzistoru lietojumi.
• Laika atkarīgi elementi.
• Trigeri un "latch" iekārtas.
• CPU uzbūve un konveijera princips.
• FPGA uzbūve.

PD

Praktiskie darbi.

PD1

LED un slēdži

Mērķi:

• apgūt darba plūsmu ar FPGA shēmas ievadu, kompilāciju un dizaina augžuplādēšanu uz FPGA iekārtas.
• lietot FPGA ievada un izvada portus (pinus).
• lietot elementāras loģikas elementus shēmā.

Izveidot digitālu iekārtu, kas izmanto ievada elementus (slēdžus) un izvada elementus (LED).

• Shēmas ievads
• Kompilācija
• Uzlādēšana uz reālas FPGA iekārtas
• Pārbaude

Iekārtai jāveic sekojošas darbības:

• SW1 slēdzis ieslēdz un izslēdz LED1 spīddiodi.
• SW2 un SW3 slēdži veido ievaddatus XOR elementam, kura rezultats tiek izvadīts uz LED2.
• Spīddiode LED3, kas ieslēdzas un izslēdzas reizi sekundē. SW4 to var apstādināt un iedarbināt.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas.

Resusrsi:

• Xilinx Spartan-3E FPGA Starter Kit Board User Guide
• Spartan 3E Tutorial no Queensland University of Technology

PD2

Šaha laukums

Mērķi:

• iepazīties ar VGA signālu protokolu
• izpildīt iekartas dizainu Verilog valodā

Izveidot iekārtu, kas uz monitora ekrāna attēlo 8x8 šaha lauciņu. Darba gaita iepazīties ar video signāla formu un laika parametriem. Darbu atļauts izpildīt daļēji vai pilnīgi Verilog valodā.

Praktiskajā darbā izstrādātā iekārta jādemonstrē uz Spartan 3E FPGA iekārtas, kam pieslēgts monitors.

Izstrādātā risinājuma pirmkoda faili jāarhivē failā vards_uzvards_PD2.zip un jāiesūta e-studijās.

PD3

Kalkulators

Mērķi:

• iepazīties ar PS/2 (klaviatūras) protokolu
• Izstrādāt stāvokļu mašīnu - galīgo automātu kalkulatora darbībai

Izveidot digitālu iekārtu, kas darbojas kā kalkulators ar skaitļiem heksadecimālajā sistēmā un var izpildīt saskaitīšanas un atņemšanas operācijas.

Skaitļu ievads ir no klaviatūras, kas pieslēdta ar PS/2 portu.

Skaitļu izvads ir uz LCD ekrāna.

Izstrādātā risinājuma pirmkoda faili jāarhivē failā vards_uzvards_PD3.zip un jāiesūta e-studijās.

MD

Mājas darbi.

MD1

Novērtēt Spartan 3E attīstītājrīka un FPGA iespējas. Atbildēt uz jautājumu: vai iespējams uz Spartan 3E realizēt datoru, kas varētu darbināt Linux klases operētājsistēmu? Atbildi pamatot, izvērtējot nepieciešamos un pieejamos resursus gan FPGA, gan perifērijas iekārtu kontekstā.

Atbilde noformējama kā eseja PDF failā vards_uzvards_MD1.pdf un jāiesūta e-studijās.

MD2

Aprakstīt ideju kursā realizējamam projektam, ko izstrādāsiet uz FPGA iekārtas. Iekļaut sekojošas sadaļas:

• Vai tas ir individuāls vai komandas darbs. Ja komandas, tad pievienot dalībnieku sarakstu un to lomu projektā
• Mērķis un motivācija
• Nepieciešamie resursi
• Risinājuma apraksts
• Realizācijas plāns ar konkrētiem datumiem un starpmērķiem, kas tajos sasniedzami

Atbilde noformējama kā dokuments PDF failā vards_uzvards_MD2.pdf un jāiesūta e-studijās.

MD_OpenGL

Uzzīmēt un aprakstīt video kontroliera shēmu, kas atbalsta minimālu OpenGL vai līdzīgu instrukciju kopu. Instrukcijas tiek nodotas no datora pa seriālo portu. Instrukcijas jāatkodē un jāizpilda, izmainot lokālu video buferi. No bufera attēls jāizvada uz iebūvēto VGA portu attēla izvadei.

Atbilde noformējama kā dokuments PDF failā vards_uzvards_MDx.pdf un jāiesūta e-studijās.

Resursi

• Computer organization and design: the hardware/software interface
  • Computer Organization & Design The Hardware/Software Interface, 2nd Edition PPT 5.89MB (lekciju slaidi no National Chiao Tung University)
  • Computer Organization & Design The Hardware/Software Interface, 3nd Edition PPT 1.86MB (lekciju slaidi no National Chiao Tung University)

• Computer architecture: a quantitative approach

• The designer's guide to VHDL

• FPGA-Based Prototyping Methodology Manual: Best practices in Design-for-Prototyping (FPMM) is a comprehensive and practical guide to using FPGAs as a platform for SoC development and verification.

• FPGA 101 - Making awesome stuff with FPGAs: Karsten Becker @ 30th Chaos Communication Congress [30c3] by the Chaos Computer Club

Digital design textbooks @ Digilent Inc.

• Introduction to Digital Design - Verilog Edition (PDF)
• Introduction to Digital Design - VHDL Edition (PDF)

• Real Digital - A hands-on approach to digital design
  • Module 1: Introduction to Electronic Circuits PDF 465.54KB
  • Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
  • Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
  • Module 4: Logic Minimization PDF 353.07KB
  • Module 5: Introduction to VHDL PDF 197.37KB
  • Module 6: Combinational Circuit Blocks PDF 244.46KB
  • Module 7: Combinational Arithmetic Circuits PDF 361.00KB
  • Module 8: Signal Propagation Delays PDF 126.77KB
  • Module 9: Basic Memory Circuits PDF 232.41KB
  • Module 10: The Structural Design of Sequential Circuits PDF 245.58KB

Saites

Xilinx produkti (FPGA čipi)

• Xilinx kompānijas (FPGA ražotājs) portāls
• Spartan 3E FPGA Family datasheet
• Spartan-6 FPGA Family datasheet
• Using Digital Clock Managers (DCMs) in Spartan-3 FPGAs

Xilinx attīstītajrīki

DiLab ir pieejami sekojoši Xilinx (Digilent) attīstītajrīki:

• ANVYL
  • Anvyl Reference Manual: (PDF) (Website)
  • ANVYL programmēšana - Pamācība, kā uzlādēt dizainu uz Anvyl dēļa
  • UCF file templates.

• PYNQ -Z1
  • Build and Program FPGA-Based Designs Quickly with Python and Jupyter Notebooks - with Zynq (PYNQ)

• Spartan-3E
  • Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
  • Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
  • Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB
  • UCF file templates.

• Spartan-1600e

• XUP V2P, no Xilinx University Program

PMOD papildus moduļi

Mums ir pieejami dažādi PMOD perifērijas iekārtu moduļi (pārsvarā 1x6 formātā) par kuriem sīkāk var lasīt Digilentic portālā.

• ADC modulis PmodAD1 PB200064
• DAC modulis: PmodDA2 PB200-113
• 3.5mm konektori ar pastiprinātāju: PmodAmp1
• RCA konektori: Pmod CON4 (CON1 RevB)
• BNC konektori: Pmod CON2 PB200066
• 7-segmentu LED x 2: PmodSSD
• Pmod LED x 4: PB200076
• Komutācijas modulis PTPH PB200-001
• Seriālā zibatmiņa: PmodSF
• Video signālu dekodera modulis VDEC1
• Pmod kabelis 6x1
• Skaļrunis ar 3.5mm konektoru: SPEAKER

• Konektors vadiem PmodCON1
• Rotējošais enkoderis PmodENC
• USB saskarne PmodUSBUART
• Ultraskaņas distances mērītājs PmodMAXSONAR
• Audio DAC SPI PmodMIC3

Xilinx ISE instalācija

Xilinx ISE WebPACK (14.7)

• ISE 14.7 instalācija

Xilinx ISE WebPACK (12.2)

• Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)

• Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)

• ISE Design Suite 12: Installation, Licensing, and Release Notes PDF 1.44MB

• Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS

• Xilinx JTAG tools on Linux without proprietary kernel modules

• ISE In-Depth Tutorial (ver.12.2) PDF 5.04MB
• ISim User Guide (ver.12.2) PDF 1.96MB

Xilinx ISE lietošana

• UCF failu šabloni FPGA platformām.

Vispārīga lietošana

• ISE In-Depth Tutorial (ver.14.7) PDF
• Xilinx ISE dokumentācija - dažādi dokumenti

Simulācija ar ISim

• ISim User Guide (ver.14.7) PDF 1.96MB
• ISim in-depth Tutorial PDF
• Simulācija ar ISim - pamācības video

Simulācija ar ModelSim

• Xilinx ISE In-Depth Tutorial - PDF
• Pamācība no Pensilvānijas Universitātes
• How to do a Timing Simulation using Modelsim and Xilinx ISE - video pamācība

Video applications using FPGA

• FPGA Pong by Steve Chamberlin
• Pong Game by Jean P. Nicolle

ANVYL attīstītājrīks

ANVYL ir Xilinx Spartan 6G FPGA bāzēts attīstītājrīks ar dažādām papildus un perifērijas iekārtām.

• ANVYL programmēšana - kā uzlādēt dizainu uz Anvyl dēļa
• Video ar Anvyl programmēšanas piemēru

PYNQ ietvars

PYNQ ir ietvars kas iespējo FPGA aparatūras funkciju izmantošanu ar Python programmēšanas valodu. Atbalstītā aparatūra iekļauj ZYNQ.

PYNQ informācijas avoti:

• getting Started with PYNQ
• PYNQ Tutorial
• PYNQ documentation
• Atbalstītā aparatūra

PYNQ projekti

• Projektu piemēri
• RISC-V on PYNQ

PYNK un PMOD

• Par PMOD un PYNQ

HDL pamācības (Verilog, VHDL)

• Verilog Tutorials
  • handout by Peter
 Milder (15 pages).
  • by asic-world (227 pages) PDF 876.25KB
  • by asic-world, online version
  • by NANDLand.com

• VHDL Tutorials
  • VHDL Tutorial I (15 pages)
  • VHDL Tutorial II (84 pages) PDF 391.95KB

• Debouncing
  • Verilog code for debouncing buttons on FPGA

RISC-V

• Specifications
• Getting started - Assembly manual
• Green card
• RISC-V Instruction Set Manual from five-embeddev.com
• RISC-V Interpretators online
• RISC-V Online Assembler

Seriālie protokoli

• Asinhroni seriālais ports, RS232 un tml.
  • How RS232 works

• SPI protokols
  • SPI tutorial at Sparkfun

• I2C un 2-wire protokols
  • I2C communication protocol at Circuit basics
  • I2C Tutorial at Sparkfun

• One-wire protokols
  • 1-wire protocol basics at rfwireless-world.com
  • Guide to 1-wire devices at Maxim-IC

• USB
  • Specifikācija - Infineon / Cypress.

IP cores priekš FPGA

• LatticeMicro 32 soft-procesors

Ieteikumi prezentāciju veidošanā

Piezīmes par plakātu un prezentāciju veidošanu

Citi kursi un saites

• Computer architecture education tools at UMass

• 8 Bit Workshop - aparatūras simulators pārlūkā, tai skaitā Verilog.

• Circuitlab.com - vienkāršu shēmu testēšana interneta pārlūkā

• Falstad shēmu simulators

• FPGA 4 fun! - FPGA informācija un projekti iesācējiem un ne tikai.
• Hades demonstration applets

• CPU Shack
• Why hardware development is hard by Dan Luu

• How a CPU is made (video)
• FPGA 101 - Making awesome stuff with FPGAs - FPGA 101 lekcija "30th Chaos Communication Congress (30c3) by the Chaos Computer Club (CCC)" konferencē.

• Intel: The Making of a Chip with 22nm/3D Transistors (video)
• Down to the silicon: how the Z80's registers are implemented

• How much does it cost to have a custom ASIC made?

• MIT Introductory Digital Systems Lab (2008.g. MIT kurss)

• Six Easy Pieces (Non-Synchronous Circuit Tricks)

• ASIC izmaksu kalkulators (Sigenics)

• HotMobile 2017 - Separated by Birth: Hidden Differences Between Seemingly-Identical Smartphone CPU's

Domu graudi

• Why is processing a sorted array faster than an unsorted array? (Branch prediction)

• 2017 ACM A.M. Turing Award recipients John Hennessy and David Patterson delivered the Turing Lecture on June 4 at ISCA 2018

• Spēļu programmēšana 8 bitu arhitektūrā

• Tranzistors - 1953.gada dokumentālā filma

FPGA pielietojumi

• Microsoft Supercharges Bing Search With Programmable Chips
• Tang primer board for RISC V
• FPGA buying guide