LU-DIP-b11

Kursa nosaukums (DiLabKods)

LU DF bakalaura studiju kurss DZKods, meklēt eStudijās.

Kursa apraksts: [LV], [EN]

• Pasniedzējs: Leo Seļāvo / Rinalds Ruskuls
• Vēstkopa: lu-dip-b@googlegroups.com . Lai pievienotos ziņu kopai, lūdzu sūtīt e-pastu pasniedzējam.

Praktisko un mājas darbu iesniegšana izpildāma noteiktajos datumos un laikos elektroniski, e-studijās.

• Iesniegšanas termiņa laiks ir 30 minūtes pirms lekcijas sākuma.
• Ja darbs iesniedzams e-pastā, tad Subj. jānorāda sekojošā formā "DIP MD1 Vards Uzvards" - piemērs MD1 iesniegumam.
• Iesniegto failu vārdam jābūt sekojošā formātā, ar svītru tukšumu vietā, piemēram: "DIP_MD1_Vards_Uzvards.pdf"
• Ja iesniedzams teksts, piemēram, eseja vai apraksts, tad failam jābūt PDF formātā, ja vien nav prasīts citādi uzdevuma nosacījumos.
• Ja iesniedzami vairāki faili, piemēram, programmas pirmkods, tad tie iepriekš arhivējami kā *.zip arhīvs ar tādu pat faila vārdu kā aprakstīts iepriekš: "DIP_MD1_Vards_Uzvards.zip".
• Ja darbs tiek iesniegts ar novēlošanos, rezultāts tiek samazināts par 50%. Ja darbs iesniegts vairāk kā nedēļu pēc termiņa, pasniedzējs darbu var nepieņemt.

Kalendārs

Nedēļas datumi	Kursa saturs
30.08.2011 - 05.09.2011	Reģistrācijas nedēļa
10.09.2011	Ievadlekcija. Digitālās projektēšanas process. Praktiskais darbs PD1. Mājas darbs MD1, termiņš 17.09.2011 08:30
17.09.2011	Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E. Praktiskais darbs PD2. Mājas darbs MD2, termiņš 24.09.2011 08:30
24.09.2011	Trigeri. Pulkstenis. Praktiskais darbs PD3. Mājas darbs MD3, termiņš 01.10.2011 08:30
01.10.2011	CPU. DataPath. ALU. Praktiskais darbs PD4. Mājas darbs MD4, termiņš 08.10.2011 08:30
08.10.2011	CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle. Praktiskais darbs PD5. Kursa projekts KP1, termiņš 1. daļai - 15.10.2011 12:10, 2. daļai - 22.10.2011 12:10
15.10.2011	CPU. DataPath (turpinājums). Zarošanās. Kontrole. Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.
22.10.2011	CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails. Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.
29.10.2011	09:00 Vidus semestra kontroldarbs Kursa projekts KP2, termiņš - 12.11.2011 12:10
05.11.2011	DLX procesors un instrukcijas. Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.
12.11.2011	Aparatūras apraksta valodas. Verilog. Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.
13.11.2011	Aparatūras apraksta valodas. VHDL. Kursa projekts KP3, termiņš specifikācijai - 26.11.2011, visam projektam - 14.01.2011
26.11.2011	Atmiņa. Fiziskās realizācijas varianti. Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.
03.12.2011	Daudztaktu procesors. Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. Multicycle CPU PDF 455.60KB (lekciju slaidi no Case Western Reserve University)
10.12.2011	Daudztaktu procesors (nobeigums). Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. Designing a Pipelined CPU PDF 116.22KB (lekciju slaidi no San Diego Supercomputer Center)
17.12.2011	FPGA. Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. How Does FPGA Work PDF 1.06MB (lekciju slaidi no Lund University)
24.12.2011 - 02.01.2011	Ziemassvētku un Jaungada brīvdienas
07.01.2011	08:30 - 12:10 Konsultācijas
14.01.2011	09:30 - 10:15 Gala eksāmena kontroldarbs
14.01.2011	10:30 - 11:15 Projektu prezentācijas - kursa noslēgums

Literatūra

• Computer organization and design: the hardware/software interface
  • Computer Organization & Design The Hardware/Software Interface, 2nd Edition PPT 5.89MB (lekciju slaidi no National Chiao Tung University)
  • Computer Organization & Design The Hardware/Software Interface, 3nd Edition PPT 1.86MB (lekciju slaidi no National Chiao Tung University)

• Computer architecture: a quantitative approach

• The designer's guide to VHDL

Saites

• Xilinx kompānijas (FPGA ražotājs) portāls

Digital design textbooks @ Digilent Inc.

• Introduction to Digital Design - Verilog Edition PDF 5.81MB
• Introduction to Digital Design - VHDL Edition PDF 6.68MB
• Real Digital - A hands-on approach to digital design
  • Module 1: Introduction to Electronic Circuits PDF 465.54KB
  • Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
  • Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
  • Module 4: Logic Minimization PDF 353.07KB
  • Module 5: Introduction to VHDL PDF 197.37KB
  • Module 6: Combinational Circuit Blocks PDF 244.46KB
  • Module 7: Combinational Arithmetic Circuits PDF 361.00KB
  • Module 8: Signal Propagation Delays PDF 126.77KB
  • Module 9: Basic Memory Circuits PDF 232.41KB
  • Module 10: The Structural Design of Sequential Circuits PDF 245.58KB

Xilinx ISE WebPACK 12.2

• Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)

• Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)

• ISE Design Suite 12: Installation, Licensing, and Release Notes PDF 1.44MB

• Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS

• Xilinx JTAG tools on Linux without proprietary kernel modules

• ISE In-Depth Tutorial PDF 5.04MB

• ISE Design Suite: Logic Edition – A Quick Tour WMV 47.50MB

• ISim User Guide PDF 1.96MB

• How to Use the ISE Simulator (ISim) WMV 40.90MB

Xilinx Spartan-3E

• Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
• Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
• Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB

Video applications using FPGA

• FPGA Pong by Steve Chamberlin
• Pong Game by Jean P. Nicolle

HDL tutorials

• Verilog Tutorial I (10 pages) PDF 69.58KB
• Verilog Tutorial II (227 pages) PDF 876.25KB
• VHDL Tutorial I (15 pages)
• VHDL Tutorial II (84 pages) PDF 391.95KB