LU-DIP-B10:index

Ievads digitālajā projektēšanā

LU DF kurss, bakalaura programma, 2010.g rudens

Kursa apraksts: [LV], [EN]

Pasniedzējs: Artis Mednis

Notiek: piektdienās, 8:30 - 12:10

Ziņu kopa: lu-dip-b pie googlegroups punkts com

Lai pievienotos ziņu kopai, lūdzu sūtīt e-pastu pasniedzējam: artis punkts mednis pie gmail punkts com

Kalendārs

Nedēļas datumi	Kursa saturs
30.08.2010 - 05.09.2010	Reģistrācijas nedēļa
10.09.2010	Ievadlekcija. Digitālās projektēšanas process. Praktiskais darbs PD1. Mājas darbs MD1, termiņš 17.09.2010 08:30
17.09.2010	Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E. Praktiskais darbs PD2. Mājas darbs MD2, termiņš 24.09.2010 08:30
24.09.2010	Trigeri. Pulkstenis. Praktiskais darbs PD3. Mājas darbs MD3, termiņš 01.10.2010 08:30
01.10.2010	CPU. DataPath. ALU. Praktiskais darbs PD4. Mājas darbs MD4, termiņš 08.10.2010 08:30
08.10.2010	CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle. Praktiskais darbs PD5. Kursa projekts KP1, termiņš 1. daļai - 15.10.2010 12:10, 2. daļai - 22.10.2010 12:10
15.10.2010	CPU. DataPath (turpinājums). Zarošanās. Kontrole. Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.
22.10.2010	CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails. Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.
29.10.2010	09:00 Vidus semestra kontroldarbs Kursa projekts KP2, termiņš - 12.11.2010 12:10
05.11.2010	DLX procesors un instrukcijas. Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.
12.11.2010	Aparatūras apraksta valodas. Verilog. Praktiskajos darbos turpinām strādāt pie kursa projekta KP2.
13.11.2010	Aparatūras apraksta valodas. VHDL. Kursa projekts KP3, termiņš specifikācijai - 26.11.2010, visam projektam - 14.01.2011
26.11.2010	Atmiņa. Fiziskās realizācijas varianti. Praktiskajos darbos turpinām strādāt pie kursa projekta KP3.
03.12.2010	Daudztaktu procesors. Praktiskajos darbos turpinām strādāt pie kursa projekta KP3. Multicycle CPU PDF 455.6KB (lekciju slaidi no Case Western Reserve University)
10.12.2010	Daudztaktu procesors (nobeigums).
17.12.2010	FPGA.
24.12.2010 - 02.01.2011	Ziemassvētku un Jaungada brīvdienas
07.01.2011 09:30	Konsultācijas (ja studenti izteiks vēlmi par tādu nepieciešamību)
14.01.2011 09:30 - 10:15	Gala eksāmena kontroldarbs
14.01.2011 10:30 - 11:15	Projektu prezentācijas - kursa noslēgums

Praktiskie darbi (PD)

• PD1
• PD2
• PD3
• PD4
• PD5

Mājas darbi (MD)

• MD1
• MD2
• MD3
• MD4

Kursa projekti (KP)

• KP1
• KP2
• KP3

Literatūra

• Computer organization and design: the hardware/software interface
  • Computer Organization & Design The Hardware/Software Interface, 2nd Edition PPT 5.89MB (lekciju slaidi no National Chiao Tung University)
  • Computer Organization & Design The Hardware/Software Interface, 3nd Edition PPT 1.86MB (lekciju slaidi no National Chiao Tung University)

• Computer architecture: a quantitative approach

• The designer's guide to VHDL

Saites

• Xilinx kompānijas (FPGA ražotājs) portāls

Xilinx ISE WebPACK 12.2

• Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)

• Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)

• ISE Design Suite 12: Installation, Licensing, and Release Notes PDF 1.44MB

• Xilinx ISE WebPACK 12.2 on Ubuntu 10.04 LTS

• Xilinx JTAG tools on Linux without proprietary kernel modules

• ISE In-Depth Tutorial PDF 5.04MB

• ISE Design Suite: Logic Edition – A Quick Tour WMV 47.5MB

• ISim User Guide PDF 1.96MB

• How to Use the ISE Simulator (ISim) WMV 40.9MB

Xilinx Spartan-3E

• Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
• Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
• Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB

Video applications using FPGA

• FPGA Pong by Steve Chamberlin
• Pong Game by Jean P. Nicolle

HDL tutorials

• Verilog Tutorial I (10 pages) PDF 69.58KB
• Verilog Tutorial II (227 pages) PDF 876.25KB
• VHDL Tutorial I (15 pages)
• VHDL Tutorial II (84 pages) PDF 391.95KB