Difference between revisions of "LU-DIP-M11:index"
(→Kalendārs) |
|||
Line 40: | Line 40: | ||
Elektronisko čipu izstrāde un izmaksas. Tīrās istabas, derīgo čipu proporcija "yield" un faktori kas to ietekmē. Čipu maskas un to izmaksas. Čipu attēli, "Digital zoo". |
Elektronisko čipu izstrāde un izmaksas. Tīrās istabas, derīgo čipu proporcija "yield" un faktori kas to ietekmē. Čipu maskas un to izmaksas. Čipu attēli, "Digital zoo". |
||
HDL - aparatūras apraksta valodas. |
HDL - aparatūras apraksta valodas. Ievads Verilog. |
||
| |
| |
||
Uzdots MD2: Projektēt summatoru diviem 4-bitu skaitļiem. Iesniegt risinājumu un novērtējumu ātrdarbībai, kas mērīts aizturēs. Noformēt risinājumu kā pdf failu. |
Uzdots MD2: Projektēt summatoru diviem 4-bitu skaitļiem. Iesniegt risinājumu un novērtējumu ātrdarbībai, kas mērīts aizturēs. Noformēt risinājumu kā pdf failu. |
Revision as of 13:52, 3 March 2011
Digitālā projektēšana [M]
LU Maģistratūras kurss.
Mērķi
- Iepazīties ar digitālās projektēšanas plūsmu un procesiem
- Praktizēties digitālu ciparu iekārtu izstrādē uz FPGA, sākot ar vienkāršām loģiskām iekārtām līdz pat sarežģītām, piemeram konvejiera procesoram vai grafiskam kontrolierim.
Mājas un citi iesniedzamie darbi
- Darbi iesniedzami elektroniski, pa epastu pasniedzējam.
- E-pasta Subj. ir sekojošs: "DIP MD1 Vards Uzvards" - piemērs pirmajam mājasdarbam. Vārds uzvārds rakstāmi latīņu burtiem - bez garumzīmēm un tml. (failu sistēmu saderībai).
- Teksts noformējams PDF faila formātā. Piemēram MD2 fails būtu sekojošs: DIP_MD2_Vards_Uzvards.pdf
- Iesniedzamie projektu faili arhivējami tgz formātā, sekojoši: DIP_MD2_Vards_Uzvards.tgz Atspiežot šo failu tam jārada direktorija ar tādu pašu nosaukumu, kur atrodas visi faili. Ņemiet vērā ka izpildāmos failus sūtīt nevar - gmail neņem tos pretī, un vērtēšanai parasti pietiek ar dizaina failiem, piem. programmu tekstiem un Makefile ja tāds ir.
Vērtējums kursā
Kalendārs
Datums, nedēļa | Kursa saturs / prezentācijas | Praktiskie darbi un uzdevumi |
---|---|---|
10.02.2011. | Ievads digitālajā projektēšanā. izstrādes soļi. Dažādi testēšanas un simulēšanas līmeņi. Salīdzinājums ar programmatūras izstrādi. | Praktiskais darbs PD1. |
17.02.2011. | Loģiskie elementi un shēmas. Loģikas izteiksmes un patiesību tabulas. Karno kartes. Loģiskās shēmas ģenerēšana no izteiksmes vai tabulas. Triggeri. | |
24.02.2011. | Citi loģiskie elementi. Multipleksori, dešifratori u.c. Hierarhiska loģisko elementu projektēšana. Reģistra faila piemērs. Loģisko primitīvu uzbūve. lauka tranzistors un CMOS tehnoloģija. NOT, NOR un NAND elementi ar tranzistoriem. | Uzdots MD1: uzzīmēt divu ieeju XOR implementāciju ar: 1. loģiskiem elementiem; 2. ar loģiskiem elementiem bet nekrustojot vadus; 3. ar lauka tranzistoriem. |
03.03.2011. |
Elektronisko čipu izstrāde un izmaksas. Tīrās istabas, derīgo čipu proporcija "yield" un faktori kas to ietekmē. Čipu maskas un to izmaksas. Čipu attēli, "Digital zoo". HDL - aparatūras apraksta valodas. Ievads Verilog. |
Uzdots MD2: Projektēt summatoru diviem 4-bitu skaitļiem. Iesniegt risinājumu un novērtējumu ātrdarbībai, kas mērīts aizturēs. Noformēt risinājumu kā pdf failu. Termiņš MD1. |
10.03.2011. |
Termiņš MD2, iesniegt elektroniski līdz 10:00. | |
17.03.2011. | ||
24.03.2011. | ||
31.03.2011. | ||
07.04.2011. | ||
14.04.2011. | ||
21.04.2011. | ||
28.04.2011. | ||
05.05.2011. | ||
12.05.2011. | ||
19.05.2011. | ||
26.05.2011. | ||
xx.06.2011. | Projekta pabeigšana un gatavošanās eksāmenam. |
Praktiskie darbi
PD1
Izveidot shēmu kas
- izspīdina divu slēdžu xor funkciju, uz viena LED
- mirkšķina otru LED aptuveni divas reizes sekundē.
- ar slēdzi aptur otrā LED mirgošanu.
Nokompilēt shēmu uz Xilinx iekārtu un uzlādēt uz Spartan 3E iekārtas. Demonstrēt rezultātus un pirmkodu projektam.
PD1b
Izpildīt PD1 ar Verilog valodas palīdzību shēmas vietā.
PD2
Izstrādāt iekārtu kas izspīdina pievienotas klaviatūras SCAN koda pēdējo baitu uz 8 LED-iem.
PD3
Izstrādāt iekārtu kas izvada uz monitora 8x8 rūtiņu šaha laukumu.
Saites
Digital design textbooks @ Digilent Inc.
- Introduction to Digital Design - Verilog Edition PDF 5.81MB
- Introduction to Digital Design - VHDL Edition PDF 6.68MB
- Real Digital - A hands-on approach to digital design
- Module 1: Introduction to Electronic Circuits PDF 465.54KB
- Module 2: Introduction to Digilent's Digital Design Circuit Boards PDF 65.94KB
- Module 3: Circuit Structure with an Introduction to CAD Tools PDF 247.60KB
- Module 4: Logic Minimization PDF 353.07KB
- Module 5: Introduction to VHDL PDF 197.37KB
- Module 6: Combinational Circuit Blocks PDF 244.46KB
- Module 7: Combinational Arithmetic Circuits PDF 361.00KB
- Module 8: Signal Propagation Delays PDF 126.77KB
- Module 9: Basic Memory Circuits PDF 232.41KB
- Module 10: The Structural Design of Sequential Circuits PDF 245.58KB
Xilinx ISE WebPACK 12.2
- Installer for Linux TAR/GZ 3.02GB (nepieciešams reģistrēties www.xilinx.com)
- Installer for Windows TAR/GZ 2.96GB (nepieciešams reģistrēties www.xilinx.com)
- ISE In-Depth Tutorial PDF 5.04MB
- ISE Design Suite: Logic Edition – A Quick Tour WMV 47.50MB
- ISim User Guide PDF 1.96MB
- How to Use the ISE Simulator (ISim) WMV 40.90MB
Xilinx Spartan-3E
- Xilinx Spartan-3E FPGA Starter Kit Board User Guide PDF 7.34MB
- Spartan-3E Libraries Guide for Schematic Designs PDF 9.19MB
- Spartan-3E Libraries Guide for HDL Designs PDF 3.94MB
Video applications using FPGA
HDL tutorials
- Verilog Tutorial I (10 pages) PDF 69.58KB
- Verilog Tutorial II (227 pages) PDF 876.25KB
- VHDL Tutorial I (15 pages)
- VHDL Tutorial II (84 pages) PDF 391.95KB