Difference between revisions of "LU-DIP-B09:index"
(→Saites) |
(→Kalendārs) |
||
Line 80: | Line 80: | ||
|- |
|- |
||
| 20.11.2009 |
| 20.11.2009 |
||
| Aparatūras apraksta valodas. VHDL. |
|||
| |
|||
Praktiskais darbs [[DIPb09:PD7 | PD7]]. |
|||
Praktiskajos darbos turpinām strādāt arī pie kursa projekta [[DIPb09:KP2 | KP2]]. |
|||
|- |
|- |
||
| 27.11.2009 |
| 27.11.2009 |
Revision as of 13:11, 19 November 2009
Contents
Ievads Digitālajā Projektēšanā
LU DF kurss, bakalaura programma, 2009.g. rudens
Kursa apraksts: [LV]
Pasniedzējs: Artis Mednis
Notiek: piektdienās, 8:30 - 12:10
Ziņu kopa: lu-dip-b pie googlegroups punkts com
Lai pievienotos ziņu kopai, lūdzu sūtīt e-pastu pasniedzējam: artis punkts mednis pie gmail punkts com
Kalendārs
Nedēļas datumi | Kursa saturs |
---|---|
xx.09.2009. - xx.09.2009. | Reģistrācijas nedēļa |
11.09.2009 | Ievadlekcija. Digitālās projektēšanas process.
Praktiskais darbs PD1. Mājas darbs MD1, termiņš 18.09.2009 08:30 |
18.09.2009 | Digitālo iekārtu izstrādes pamatelementi. Xilinx Spartan 3E.
Praktiskais darbs PD2. Mājas darbs MD2, termiņš 25.09.2009 08:30 |
25.09.2009 | Trigeri. Pulkstenis.
Praktiskais darbs PD3. Mājas darbs MD3, termiņš 02.10.2009 08:30 |
02.10.2009 | CPU. DataPath. ALU.
Praktiskais darbs PD4. Mājas darbs MD4, termiņš 09.10.2009 08:30 |
09.10.2009 | CPU. DataPath (turpinājums). Instrukciju izpildes maģistrāle.
Praktiskais darbs PD5. Kursa projekts KP1, termiņš 1. daļai - 16.10.2009 12:10, 2. daļai - 23.10.2009 12:10 |
16.10.2009 | CPU. DataPath (turpinājums). Zarošanās. Kontrole.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP1. |
23.10.2009 | CPU. DataPath (nobeigums). Ātrāks summators. Reģistru fails.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP1. |
30.10.2009 | Praktiskajos darbos turpinām strādāt pie kursa projekta KP1.
10:30 Vidus semestra kontroldarbs |
06.11.2009 | DLX procesors un instrukcijas.
Praktiskajos darbos turpinām strādāt pie kursa projekta KP1. |
13.11.2009 | Aparatūras apraksta valodas. Verilog.
Praktiskais darbs PD6. Kursa projekts KP2, termiņš - 27.11.2009 12:10 |
20.11.2009 | Aparatūras apraksta valodas. VHDL.
Praktiskais darbs PD7. Praktiskajos darbos turpinām strādāt arī pie kursa projekta KP2. |
27.11.2009 | |
04.12.2009 | |
11.12.2009 | |
18.12.2009 | |
xx.01.2010 | Eksāmens |
Praktiskie darbi (PD)
Mājas darbi (MD)
Kursa projekti (KP)
Literatūra
Saites
- Xilinx kompānijas (FPGA ražotājs) portāls
- ISE 9.2i WebPACK for Windows OS
- ISE 9.2i Service Pack for Windows OS
- Xilinx ISE 9 Release Notes and Installation Guide
- Xilinx ISE 9 Quick Start Tutorial
- Xilinx ISE 9 In-Depth Tutorial
- Xilinx Spartan-3E FPGA Starter Kit Board User Guide
- Xilinx Spartan-3E Libraries Guide for Schematic Designs
- Xilinx Spartan-3E Libraries Guide for HDL Designs
- Verilog Tutorial I (10 pages)
- Verilog Tutorial II (227 pages)